✅ CONTENIDO_COMPLETO | Traducido automáticamente del inglés
🍭 En esta nota me enfoqué en el impacto para experiencia de desarrollo, interfaces y ergonomía del producto.
La compañía, junto con otras, está buscando un nuevo paradigma para incluir más transistores en chips, algo que está creciendo. Por la página de archivo de Sophia Chen 25 de junio de 2026 El prototipo de chip de 0,7 nanómetros de IBM tiene transistores construidos en dos capas para aumentar la densidad. Foto vía IBM RESUMEN EJECUTIVO IBM ha construido un nuevo prototipo de chip con alrededor de 100 mil millones de transistores en un área del tamaño de una uña, que es el doble de la densidad de la tecnología de punta anterior de la compañía anunciada en 2021.
El diseño podría allanar el camino para la creación de computadoras más rápidas y con mayor eficiencia energética en los próximos años. Durante más de medio siglo, los fabricantes de chips han podido fabricar computadoras cada vez más potentes siguiendo el principio clave de la Ley de Moore: meter más transistores en el chip. Para ello, redujeron los transistores (los diminutos interruptores que realizan cálculos) a tamaños cada vez más pequeños.
Pero en los últimos 15 años, los transistores se han acercado al punto en que la mecánica cuántica comienza a interferir con su función: sólo unas pocas docenas de nanómetros de tamaño. No pueden hacerse más pequeños. Entonces, para colocar más transistores en un chip, los ingenieros de toda la industria están considerando un enfoque familiar para los planificadores urbanos: construir.
El jueves, IBM anunció que había creado un chip que utiliza esta estrategia. La nueva arquitectura, conocida como nanostack, apila transistores verticalmente en dos capas sobre un chip de silicio. Artículo relacionado Una nueva red telefónica estadounidense para cristianos tiene como objetivo bloquear la pornografía y el contenido relacionado con el género Leer siguiente “No es sólo un paso incremental”, dijo Jay Gambetta, director de IBM Research, durante una conferencia de prensa el martes.
“Es un importante salto adelante”. Gambetta espera que dentro de una década los chips con nanoapilamiento se utilicen ampliamente en los centros de datos, donde su mayor eficiencia podría ayudar a las instalaciones a gestionar mejor su consumo de energía. “Absolutamente, es transformador”, dice Dan Hutcheson, vicepresidente de TechInsights, una empresa de análisis de tecnología. “Esto supone otros 10 o 15 años más en la hoja de ruta”. En comparación con la anterior arquitectura de última generación de IBM, informa la compañía, los chips construidos con este nuevo enfoque pueden realizar hasta un 50% más de trabajo en la misma cantidad de tiempo y ser hasta un 70% más eficientes energéticamente.
La arquitectura ofrece una forma general de distribuir los transistores e IBM se asociará con fabricantes de semiconductores para fabricar los chips reales. Anticipa que los diseñadores de chips implementarán el diseño en muchos tipos diferentes de chips, incluidas GPU y CPU. “Espero tener muchas conversaciones con los diseñadores sobre cómo pueden utilizar esta tecnología”, dijo Huiming Bu, vicepresidente global de I+D de semiconductores de IBM, en la conferencia de prensa en la que se anunció el nuevo diseño.
Un pastel de capas Los ingenieros crearon el nuevo chip de IBM capa por capa, como un pastel. Comienzan fabricando transistores sobre una capa de silicio. Luego colocan una capa de silicio encima de estos dispositivos y fabrican otra capa de transistores directamente encima.
Finalmente, crean las conexiones eléctricas entre las dos capas de transistores. Este tipo de pila vertical, que combina dos tipos de transistores, se conoce como transistor de efecto de campo complementario, o CFET, explica Qing Cao, profesor de ciencia e ingeniería de materiales en la Universidad de Illinois en Urbana-Champaign, que no participó en el trabajo. La empresa no es la única que sigue este enfoque general.
Los mayores fabricantes de chips (Intel, Samsung y TSMC) y el laboratorio de investigación competidor Imec en Bélgica han estado investigando los CFET. IBM dice que su diseño se distingue por el hecho de que los transistores de la segunda capa no se asientan directamente encima de los transistores de la primera capa; más bien, están escalonados, lo que, según la compañía, simplifica el cableado, entre otras ventajas. Los CFET como los de la arquitectura nanostack de IBM contrastan con otro enfoque común para fabricar chips de dos niveles, como…
📰 Fuente Original
Datacenters – Leer artículo completo →
📌 Nota: Este artículo fue traducido automáticamente. Para la versión original en inglés, visita el enlace de la fuente.
🍭 Curada por Jicaleta con ojo en UX, frontend y claridad para devs.